その他アプリケーション

inreviumの多彩な製品ラインアップ

inreviumでは、メモリ製品制御や画像処理、通信インタフェース技術当社保有の最先端技術を活用し、
様々な分野で活用され高付加価値商品・サービスを幅広く提供しています。

SLC NANDフラッシュメモリ・コントロールIP

エラー訂正、不良ブロック管理などの制限及び
システムブートが可能

NANDフラッシュメモリの制御に必要な「誤り訂正」「不良ブロック管理」「ウェアレベリング」等の機能を、本製品のハードウェア(RTL提供)とファームウェア(Cソース提供)の組み合わせにて実現します。

大容量ストレージメディアとして、カードアプリケーションや組込み機器など、幅広いアプリケーションで使用されるNANDフラッシュメモリの制御用コントローラを、ソフトウェアおよびハードウェアIPと組合わせた形態で提供いたします。

SLC NANDフラッシュメモリ・コントロールIP 機能比較表

TE5571 TE5553


N
A
N
D







対応ページサイズ
(バイト)
2K 4K
対応ブロックサイズ
(バイト)
128K 256K/512K
構成
(ビット)
x8 x8
個数
または CE数/個
2 2






機能 ・誤り検出/訂正
・フラッシュ・インターフェース
・ブート
提供物 ・Verilog-RTLソースコード
・シミュレーション用テストパターン
・データシート
ECC訂正能力 4/8ビット訂正
※BCH符号化方式
4シンボル訂正
※リードソロモン
符号化方式
ホスト・インタフェース 16ビット同期バス 16ビット同期バス
ゲート規模 ASIC:約120K ゲート
FPGA:4,308 スライス
(XC6SLX75)
ASIC:約30K ゲート
FPGA:3,197 スライス
(XC3S1000)
内蔵RAMサイズ ブート・プログラム用:
1K/2K/4Kから
  選択可。
ECC用:4,272ビット
ブート・プログラム用:
512/1K/2K/4Kから
  選択可。
ECC用:無し
内蔵ROMサイズ ブート・シーケンサ用:2K
ECC用:13K
ブート・シーケンサ用:1K
ECC用:無し







機能 ・論理ブロック・アクセスAPI
・論理 物理変換テーブル
・不良ブロック管理
・ウェアレベリング
提供物 ・ファームウェア(Cソースコード)
・データシート
外部RAMサイズ
(バイト)
※管理テーブル保持用
約22K
64Gbit NANDフラッシュメモリ使用時
約75K
64Gbit NANDフラッシュメモリ使用時
外部ROMサイズ
(バイト)
※ファームウェア格納用
約29K 約25K

SLC NANDフラッシュメモリ・コントロールIP
ターゲットアプリケーション

産業機器

産業機器産業機器産業機器

民生機器

民生機器民生機器民生機器民生機器民生機器

SLC NANDフラッシュメモリ・コントロールIP ラインアップ

ブート機能付4/8bit誤り訂正BCH ECC内蔵
NANDフラッシュメモリ・コントロールIP [TE5571]

製品画像

誤り訂正機能を8bit訂正に強化 ブート機能内蔵のため、NANDフラッシュメモリからのシステムブートが可能

BCH*符号による4または8bitの誤り訂正機能のほか、NANDフラッシュメモリからのシステムブート機能を搭載したSLCタイプのNANDフラッシュメモリ・コントローラです。 ECC複合化処理にパイプライン方式を採用しており、データ誤りの有無にかかわらず常に一定の処理時間を保てます。

* BCH=Bose-Chaudhuri-Hocqenghem

ダウンロード

ブート機能付NANDフラッシュメモリ・コントロールIP [TE5553]

製品画像

システムブート機能内蔵でNORフラッシュメモリから安価なNANDフラッシュメモリへの置換えを容易に実現

TE5553はSLC(Single Level Cell) NANDフラッシュメモリ (ブロックサイズ:256KByteまたは512KByte、ページサイズ:4KByte)に対応したシステムブート機能内蔵のNANDフラッシュメモリ・コントロールIPです。電源投入時にNANDフラッシュメモリの所定のブロックからブートプログラムを「TE5553」のハードウェアの内部バッファに読み出し、ホストCPUに内部バッファを開放する事によって、システムブートを実現する事が可能です。今までNORフラッシュメモリから実行していたシステムブートをNANDフラッシュメモリから実現する事により、NORフラッシュメモリを削除する事が可能です。NANDフラッシュメモリの制御に関わるほとんどの機能をカバーしたファームウェア(Cソースコードの形態で提供)とハードウェア(Verilog の形態で提供)から成る本IP製品を組込むことにより、デジタルカメラなどの民生機器 および プリンタ、計測機器、監視カメラ、ドライブレコーダなどの業務用、産業用機器の開発期間の短縮とコスト削減に大いに貢献します。

インタフェースLSI

お客様の開発をサポートする様々なインタフェースLSIを提供

IEEEStd1284-1994仕様に準拠したペリフェラルサイドインタフェースコントローラLSIをご提供しています

インタフェースLSI

IEEE1284コントローラ [TE6138PF]

製品画像

シリアルデータの転送制御。全二重通信方式に対応し、最大10Mbps の転送が可能

TE6138PF は、IEEE Std 1284-1994 仕様に基づいたペリフェラルサイドコントローラです。ホストとのハンドシェイクは、レジスタの設定によりすべてTE6138 が行います。
ペリフェラルCPU に対して必要な時のみ割り込みまたはDMA リクエストを発生するため、高速かつ簡単にホストとの双方向パラレルインタフェースが実現できます。

  • Compatibility、Nibble、Byte、ECP の各モードをサポート
  • ECPモードのRLE(圧縮)サポート、データ受信時伸張機能有り
  • Compatibility、ECPモードでDMAインタフェース
    (コントローラは非内蔵)使用可能
  • CPU、DMAインタフェースは、それぞれx86系、68系を用意
  • 割込み出力端子は機能別に3本用意
  • 単一5V動作
    「パッケージサイズ]
    64ピン QFP 14×14mm

ダウンロード

FPGAコンフィグレーションLSI

コンフィグレーション コントロールLSI [TE7725PF]

製品画像

最大256Mbitのフラッシュメモリに対応

フラッシュメモリの対応容量を最大256Mbitまでサポートし、コンフィグレーションピンの電圧を2.5V/3.3Vの両方に対応させることにより、ザイリンクス社の最新FPGAであるVirtex-4やSpartan-3Eシリーズもサポートします。これにより、本LSIとフラッシュメモリの2チップで256Mbitまでのコンフィグレーションを実現可能となり、基板面積やコスト面で大きなアドバンテージとなります。また、大容量のFPGAコンフィグレーションで問題となるコンフィグレーション時間に関しても、本LSIはMaster Select MAPモードをサポートしておりますので、パラレルインタフェースでのコンフィグレーションが可能となり、シリアルモードに比べて高速なコンフィグレーションを実現します。更に、簡単な電源投入シーケンス制御回路も内蔵しておりますので、FPGAの電源制御に利用可能です。

  • Spansion製(16Mbit~256Mbit)Flashメモリ対応
  • コンフィグレーションモードは マスタシリアルモード、
    マスタセレクトマップモードをサポート
  • 電源投入シーケンス制御可能
  • フラッシュメモリに対する読出し/書込み/消去命令を発行
  • 当社無償提供ソフトウェア(TE7725Player)により、
    PCから本LSI経由でフラッシュメモリへ書込み
  • PCからの書込みは専用の高速書込みケーブル
    (TD-LB2CABLE *有償)
    またはザイリンクス社製パラレルケーブルIII、IVを使用
  • 設定端子にてコンフィグレーションデータ、
    CPUプログラム格納領域の選択が可能

[パッケージサイズ]
48ピン QFP 9×9mm

型名について

各商品型名の後のアルファベット表記は以下を意味します。

  • R = BGAパッケージ品
  • R表記なし = QFPパッケージ品
  • PF = 鉛フリー対応商品

*型名のアルファベットが()で囲まれている場合、2通りの製品が存在することを意味します。
 例:PF(RPF)の場合、 鉛フリーで、QFPパッケージ品とBGAパッケージ品の2種類を提供。

拡張I/O(I/Oエクスパンダ)LSI

拡張I/O(I/Oエクスパンダ) LSI シリーズ

製品画像

CPUの汎用ポート不足を解消

機器の高機能化に伴い、LED制御、リモコン、ファン制御、モータ制御、キー入力、センサなどの様々な周辺機能の同時制御が必要となり、CPUの汎用ポートが足りなくなってきています。
当社の拡張I/O LSIシリーズはCPU周辺で必要とされるI/O機能および20~70本の汎用入出力ポートを備えており、お客様の用途に応じて製品をご選択いただけます。