高速アナログフロントエンドとFPGA開発

ADC（アナログ・デジタル・コンバータ）には様々な用途があります。そのAD変換するスピードはオーディオ帯の20Hz～20kHzのアナログ信号を低サンプリング周波数で変換するものもあれば、ビデオカメラのような映像信号を高速でサンプリングするものもあります。

その中でも、さらに高速にアナログ信号をデジタル信号に変換しなければならないスモールセル基地局、LiDAR(Light Detection And Ranging)、計測機器、半導体製造装置等、そのサンプリング周波数は数百MSPS～数GSPSにもなります。

アプリケーション例

そして、そのデジタル変換後のインターフェイス規格として主流なのがJESD204B/Cです。JESD204Bではデータレートが12.5Gbpsまでサポートされており、サブクラス０ではJESD204Aとの互換性を保つためディターミニスティク・レイテンシーはサポートされておりませんが、サブクラス１と２ではサポートされています。また、JESD204Cでは最大32Gbpsまでサポートされていますが、それらのパフォーマンスを出すためには、いくつかの注意点が必要です。

コンバータとFPGAの構成イメージ

JESD204B サブクラスごとの接続図

1. 高精度クロック

所望のパフォーマンスを確保するためには、低ジッタのクロックが必要です。各ICのデータシートの仕様を確認のうえ必要に応じてジッタクリーナを使用することで要件を満たすことができます。

2. 高効率化・低ノイズ化

以前は効率の課題がありながらもノイズの少ないLDOが使用されてきました。しかしながら近年のアナログICベンダーではノイズ特性の優れたDCDCやコンバータをリリースしており、LDOを介さずに電源を供給してもパフォーマンスに影響を与えない設計が可能になっています。DCDCであれば高効率化を実現し、消費電力の削減に寄与します。

3. レイアウト

各ICのデータシートにガイドラインの記載がありますので、可能な限り実績のあるリファレンスデザインを踏襲して使用することで設計リスクを低減します。

4. DCバランス・コーディング

JESD204xで使用されているCML（Current Mode Logic）には標準仕様がなく、通常ACカップリングして使用しますので、DCバランス・コーディングが必要となります。

5. フィルター

ADC入力部のBPFを設計する際には、ADCの入力インピーダンスも考慮してLCのパラメータを決める必要があります。事前にシミュレーションをかけ最適な定数を決定します。

• 5GSPS対応開発ボード（2つの2.5GSPS ADCのインターリーブ構成）
• ミックスドシグナルのアプリケーション開発ボード（8ch、14bit、250MSPS）
• AD-FMCDAQ2-EBZデモ環境構築（検討用）
• レーダー向けアナログフロントエンドとドFPGA（差動信号）
• RFディテクタ

5GSPS対応開発ボード
（型名：FSF-AD15000A）

ミックスドシグナルのアプリケーション開発ボード
（型名：TB-FMCH-8AD250）

開発実績のあるデバイス

アナログフロントエンドで変換されたデジタルデータを受け取る後段のFPGAは、接続インターフェースに応じてインテル/MAX10, Arria10、ザイリンクス/ZYNQ, Virtex-7などを使い、各ICベンダーの提供するRTL, Softwareを元に実装し必要に応じて修正して構築しています。

接続環境：ADC/DACのループバック

FFTスペクトラムのシミュレーション

測定機器（抜粋）

高速のADCを使う上では設計開発の際に留意すべき事項が多くあります。アプリケーションによっては基板面積と実装部品の占有面積とトレードオフが発生するケースもあります。

弊社ではこれまで高速データコンバータとFPGAを組み合わせた開発を数多く行ってきており、設計ノウハウが蓄積されています。最適な部品選定、回路設計、レイアウト、定数設定、基板製造、高速通信技術などアナログ・デジタル問わず技術リソースをご提供可能です。基板製造後、機能測定やデバッグに必要な機材も多く持ち合わせています。

高速データコンバータのニーズはこれからもさらに広がっていきます。FPGAとの組み合わせで開発時間を短縮、コストのかかる設計サイクルを削減、要素検討から試作までの設計をさらに加速するご支援をいたします。