FPGA設計におけるDDRメモリ活用の考え方
DDR世代選定を含む設計アプローチ

FPGAを用いたシステム設計では、外部メモリ（DDR）の構成や活用方法が性能・拡張性・設計難易度を大きく左右します。

特に近年は、下記の背景から、DDRメモリをどう活用するか、またDDR4とDDR5のどちらを選ぶべきかが設計初期で重要なテーマになっています。

• センサの高解像度化
• 高フレームレート化
• 外部インターフェースの高速化
• FPGA内部処理の複雑化

本記事では、東京エレクトロンデバイスがこれまで複数のFPGAシステム設計に関わる中で得られた知見をもとに、DDRメモリの活用における設計の考え方を、世代選定の観点も含めて整理します。

FPGA設計におけるDDRメモリの位置づけ

DDRメモリは「FPGAの外付けメモリ」として扱われがちですが、実際の設計ではデータフローの成立条件を決める要素として位置づけられることが多くあります。​

多くのFPGAシステムでは、​

• 入力データの一時保持​
• FPGA内部処理と外部転送の分離​
• DMAやRDMA転送を前提としたバッファリング​

といった目的でDDRが使われます。​

この場合、DDRは単なる保存先ではなく、どの処理をFPGA内部で行い、どこから外部へ出すかを決める前提条件になります。​

FPGAにおけるDDRの位置づけ

ポイント：DDRの選定はデータフロー全体の設計方針を左右する、帯域・特性が変わると内部構成の見直しが必要

このような構成では、DDRの帯域や特性が変わると、FPGA内部構成や処理方式そのものを見直す必要が出てきます。そのため、DDRの選定や構成の検討は、設計の早い段階で行うべき重要な判断の一つです。

DDRメモリを使いこなすための設計ポイント

FPGA設計においてDDRメモリを効果的に活用するには、世代を問わず押さえておくべき設計上のポイントがあります。​

まず重要なのは、DDRメモリがFPGA内部構成と密接に関わるという点です。メモリI/FはFPGA内部構成の一部として組み込まれ、クロック設計やインターコネクト構成にも影響を与えます。これはDDR4でもDDR5でも共通する構造です。​

具体的には、以下のような設計ポイントを整理しておく必要があります。​

• FPGA内部で処理を完結させる範囲と、DDRに依存させる範囲の切り分け​
• DDRに一時的に蓄積するデータ量と、要求される帯域の見積もり​
• 外部インターフェースとの同時動作条件の整理​
• メモリI/F IPの選定と内部構成への統合​

DDRメモリ活用における設計検討ポイント

FPGA内部構成との関係 【DDR4/DDR5共通】

ポイント：設計の進め方は世代を問わず共通。世代差は仕様選定の観点として考慮する

一方で、DDR4とDDR5では以下のような仕様上の違いがあり、これらが設計条件に影響するケースもあります。​

• 帯域:DDR5はDDR4に対して大幅に帯域が向上しており、データ転送のボトルネック緩和に寄与する​
• バースト長:DDR5ではバースト長が増加しており、データ転送効率が向上している​
• ECC:DDR5ではオンダイECCが内蔵化されており、信頼性の面でも改善が見られる​
• チャネル構成:DDR5はデュアルチャネル構成(32bit×2)が標準であり、DDR4(64bit×1)とは物理的な構造が異なる　(ただし、実際の効果はFPGA側のメモリコントローラ仕様に依存する部分もあり、設計時には個別の検証が必要です)​

ただし、設計の進め方やFPGA内部のアーキテクチャ設計という観点では、DDR4とDDR5で大きな差はありません。世代を問わず、DDRメモリをシステム構成の中でどう位置づけるかという設計思想が重要になります。

DDR世代の選定で実際に考慮すべき観点

実際の設計検討でDDR4とDDR5のどちらを採用するかを判断する際には、設計上の構成差よりも、以下のような実務的な観点が重要になります。​

• 現在の帯域要求を満たすか、また将来の仕様拡張をどこまで想定するか​
• 既存設計や過去資産(IPや基板設計)をどこまで流用したいか​
• 設計工数・検証工数をどこまで許容できるか​
• 部品の入手性・供給動向はどうか​

特に最近では、DDR4の入手が難しくなるケースも出てきており、供給面の観点からDDR5を選定せざるを得ない状況も増えています。ただし現状では、DDR5に対応するFPGAはハイエンドの一部シリーズに限られるため、選定時にはFPGA側の制約も含めた判断が必要です。実務上は、ハイエンド向けの新規案件ではDDR5、ミドルレンジではFPGAシリーズの選択肢次第、それ以下の案件ではDDR3へ落とす、といった選定傾向も見られます。​

DDR世代変更時の影響範囲イメージ

ポイント： 性能差だけでなく、部品の入手性・供給動向も含めた総合判断が必要（DDR5対応FPGAはハイエンドシリーズに限定）​

一般的には、既存資産の流用を優先し仕様が固定されている場合はDDR4、将来拡張や帯域の余裕を見込みたい場合はDDR5が検討されることが多くなりますが、部品供給の動向も含めた総合的な判断が必要です。​

なお、DDR4とDDR5の両対応設計として段階的に移行する方法も、実務上は有効な選択肢の一つです。

設計途中でのDDR変更が及ぼす影響

DDR世代の検討を進める際には、単に「帯域が足りるかどうか」だけでなく、次のような観点を整理しておくことが重要です。

• 現在の帯域要求と将来想定​
• FPGA内部処理とDDR帯域の関係​
• 外部インターフェースとの同時動作条件​
• 設計変更が許容される範囲​

特に、設計途中でDDR世代を変更する場合は、​

• FPGA内部構成​
• クロック設計​
• 基板設計(配線・電源設計を含む)​
• ソフトウェア側の前提​

といった複数領域に影響が波及します。​

DDR世代変更時の影響範囲イメージ

ポイント：設計途中でのDDR世代変更は、複数領域に同時に影響が波及する

検討時の整理観点

• 現在の帯域要求と将来想定
• FPGA内部処理とDDR帯域の関係
• 外部I/Fとの同時動作条件
• 設計変更が許容される範囲

そのため、DDR選定はシステム構成全体を見据えた上で、できるだけ早い段階で方針を固めることが重要になります。

まとめ

FPGA設計においてDDRメモリは、単なる外付け部品ではなく、データフローや処理構成そのものを規定する前提条件として位置づけられます。​

DDR4とDDR5の違いは、帯域やバースト長、ECC、チャネル構成といった仕様面に表れますが、FPGA内部のアーキテクチャ設計という観点では共通する部分が多くあります。世代選定においては、性能差だけでなく、部品の入手性や供給動向も含めた実務的な観点で判断することが重要です。​

DDR構成や世代選定は、設計条件や将来想定によって判断が分かれやすいテーマでもあります。本記事を通して「自社のケースではどのように考えるべきか」と感じた場合には、当社のオンライン相談を活用し、設計視点で一度整理してみることも有効なアプローチの一つです。