1. HOME
  2. 【注目】 AI時代の発展を支える半導体製造技術 【第14話】「Collective Die to Wafer Hybrid Bonding」とは

生産現場 計測・検査

【注目】 AI時代の発展を支える半導体製造技術
【第14話】「Collective Die to Wafer Hybrid Bonding」とは

先端半導体の技術の中でも微細化と並んで今後の半導体性能を大きく左右する、3次元実装技術。その構成技術のであるCollective Die to Wafer Hybrid Bondingについて解説します。

 

  目次  

 


 

Collective Die to Wafer Hybrid Bondingとは

Collective Die to Wafer Hybrid Bondingとは2つ以上の半導体デバイスを垂直方向に高密度積層する際に使用されるHybrid bonding技術で、今後の半導体のキーテクノロジーであるヘテロジーニアスインテグレーション*¹ を実現するために採用が期待される技術の一つです。

従来のHybrid bonding技術にはWafer同士を接合するWafer to Wafer接合技術とダイシングしたWafer ChipをWafer基板に接続するDie to Wafer接合技術の2つが採用されてきました。

Wafer to Wafer接合は一括で接合するために生産性は高いですが、高いアライメント精度が要求されるため歩留まりに問題があり、Die to Wafer接合は直接良品DieをWaferに接合するためにアライメント精度が高く歩留まりは高いですが、生産性がWafer to Wafer接合より劣るという課題がありました。

Collective Die to Wafer Hybrid Bondingは良品DieをキャリアWaferに接合したあとに、一括で接合するために従来のHybrid bondingの課題であった生産性と歩留まりの改善を実現する技術として注目されています。

 

Wafer to Wafer 積層Wafer to Wafer 積層

 

Die to Wafer 積層Die to Wafer 積層

 

Collective Die to Wafer 積層Collective Die to Wafer 積層

 


 

Collective Die to Wafer Hybrid Bonding採用の背景

Collective Die to Wafer Hybrid Bonding採用の背景はAIアプリケーション向けにチップレット*² などの異種チップ接合デバイスの生産量が増加し、高精度かつ高生産の対応が可能な接合技術が必要とされてきている背景があります。

具体的には、Collective Die to Wafer Hybrid Bondingを採用する以下メリットがあります。

 

  • 高密度インテグレーションの需要増加への対応
    デバイスが小型化し、より高性能化するにつれて、高密度のチップインテグレーションへの需要が高まっています。Collective Die to Wafer Hybrid Bondingは、限られたスペースに複数の機能を統合する能力があるため、この需要に応えることができます。
  • 製造効率の向上への対応
    Collective Die to Wafer Hybrid Bonding技術は、一括でダイを接合するため、ダイを一つずつ接合する従来のDie to Wafer接合方法よりもスループットを向上させることができます。これにより、生産効率が向上し、コスト削減につながる可能性があります。
  • 多様なチップの統合への対応
    異なる種類のチップ(例えば、メモリ、ロジック、センサー)を1つのウェハーに統合することが可能です。これは、特に多機能性が求められるスマートフォンやIoTデバイスなどで性能向上に寄与します。
  • システム性能向上への対応
    ダイ間の距離が短縮されるため、信号伝送速度が向上し、エネルギー効率が良くなります。これは、高性能コンピューティングやデータセンターのアプリケーションで特に重要です。

 

精密な位置決め技術、接合技術、検査技術の進歩により、Collective Die to Wafer Hybrid Bondingはより実現可能で信頼性の高いオプションとなっています。

 


 

Collective Die to Wafer Hybrid Bondingの課題と展望

Collective Die to Wafer Hybrid Bonding技術は、半導体業界において重要な進歩を遂げていますが、いくつかの課題に直面してます。具体的には以下があります。

 

  • アライメントと精度
    高度なアライメント精度が必要で、特に小さなダイサイズでの精度維持は難しいです。不正確なアライメントは性能の低下や欠陥を引き起こす可能性があります。
  • 接合品質の一貫性
    多数のダイを同時に接合する際に均一な接合品質を維持することは技術的難度が高く、品質の不均一性は信頼性に影響を及ぼす可能性があります。
  • 熱管理
    異なる素材の熱膨張率の違いが、接合中やデバイスの動作中に問題を引き起こす可能性があります。
  • スケーリングとコスト
    初期設備投資が高く、プロセスのスケーリングにはコストがかかるため、大量生産への適用の課題があります。
  • 欠陥管理と検査
    複数のダイの接合により、一つのダイの欠陥が全体に影響を及ぼす可能性があり、厳密な品質検査が必要です。

 

上記課題はありますが、Collective Die to Wafer Hybrid Bondingは、その高度なインテグレーション能力と効率性により、今後も半導体業界において重要な役割を果たすと予想されます。課題を克服し、技術の成熟を進めることで、この技術はより幅広いアプリケーションでの利用が見込まれます。

 
半導体ウェーハの外観検査まるわかりブックダウンロードはこちらから
 


 

*¹ ヘテロジーニアスインテグレーション
ヘテロジーニアスインテグレーションとは、異なる種類の材料、技術、デバイスを単一のシステムに統合する技術のことです。このアプローチは、異なる機能や特性を持つ複数のコンポーネントを組み合わせることで、単一の材料や技術では実現できない性能や機能を持つシステムを作り出します。

 

*² チップレット
従来モノリシック製法で1チップ上に多機能デバイスを製造統合していたものをデバイスを機能毎に分割(チップレット化)したのちに再度別基板上で水平方向もしくは、垂直方向につなぎ合わせてて分割前と同様の機能を持つモジュールに統合する手法です。

関連製品

関連記事 一覧

生産現場 計測・検査

【注目】AI時代の発展を支える半導体製造技術【第1話】「3次元集積技術」とは

生産現場 計測・検査

【注目】AI時代の発展を支える半導体製造技術【第2話】「2.5次元実装技」とは

生産現場 計測・検査

【注目】AI時代の発展を支える半導体製造技術【第3話】「先端パッケージ実装」とは

生産現場 計測・検査

【注目】AI時代の発展を支える半導体製造技術【第4話】「TSV技術」とは

生産現場 計測・検査

【注目】AI時代の発展を支える半導体製造技術【第5話】「PLP技術」とは

生産現場 計測・検査

【注目】 AI時代の発展を支える半導体製造技術【第6話】「ハイブリッドボンディング」とは

生産現場 計測・検査

【注目】 AI時代の発展を支える半導体製造技術【第7話】「部品内蔵基板」とは

生産現場 計測・検査

【注目】 AI時代の発展を支える半導体製造技術【第8話】「シリコンブリッジ技術」とは

生産現場 計測・検査

【注目】 AI時代の発展を支える半導体製造技術【第9話】「HBM(High Bandwidth Memory)」とは

生産現場 計測・検査

【注目】 AI時代の発展を支える半導体製造技術【第10話】「CPO(Co-Packaged Optics)」とは

生産現場 計測・検査

【注目】AI時代の発展を支える半導体製造技術【第11話】「BPR(Buried Power Rail)」とは

生産現場 計測・検査

【注目】 AI時代の発展を支える半導体製造技術【第12話】「BSPDN(Backside Power Delivery Network)」とは

生産現場 計測・検査

【注目】 AI時代の発展を支える半導体製造技術【第13話】「CFET」とは

生産現場 計測・検査

【注目】 AI時代の発展を支える半導体製造技術【番外編1】「半導体IP」とは

生産現場 計測・検査

【注目】 AI時代の発展を支える半導体製造技術【第15話】「Fusion Bonding」とは

お見積り・資料請求・
技術的なお問い合わせ等

PAGE TOP