生産現場計測・検査

【注目】AI時代の発展を支える半導体製造技術
「先端パッケージ実装」とは

半導体パッケージ基板とは

半導体パッケージ基板とは、半導体チップと配線板（PCB）との間で電気信号を伝達するために使用されます。

半導体パッケージ基板としては、主にリードフレーム型と積層基板型が使用されています。リードフレーム型はワイヤーボンド*²でリードフレームと接続し、リードフレームを通してメイン基板と接続します。パワーデバイス等に使用されています。

積層基板型はチップ側に半田バンプを形成し、それを半導体基板側回路に接続しています。（フリップチップ実装）
半導体基板側と配線板とはBGA（ボールグリッドアレイ）*³で接続されます。リードフレーム型に比べて小型化、多ピン化が可能なためSoC等のシステムLSIの実装用途で使用されています。

積層基板型のパッケージ基板は配線板とくらべ、チップ実装のための高密度化が図られており、回路形成もセミアディティブプロセス（SAP）*¹というメッキ法で微細化が進んでいます。

ワイヤーボンド実装実装のイメージ図　(側面側）

ワイヤーボンド実装実装のイメージ図　(側面側）

FC（フリップチップ）実装のイメージ図　(側面側）

FC（フリップチップ）実装のイメージ図　(側面側）

近年スマホやHPCに使用される先端半導体チップでは、高速度化、低消費電力化、小型・薄型化の要求が高まってきております。そのため、先端半導体パッケージ基板側にも同様に3つのポイントが求められています。

１．高密度実装による小型化
２．多機能化による高ピン化
３．高性能化に対応した高放熱性・高電気特性

これらの技術要求にこたえるために半導体パッケージにおいても新しいパッケージ技術が導入されてきています。その代表的にな技術がFOWLP（Fan Out Wafer Leve Package)です。

この技術はウェーハ上でパッケージを完成させるWLCSP（Wafer Level Chip Scale Package)*⁴ 技術をベースに、前工程の製造技術を使用して生成する再配線層をチップ上だけでなくパッケージエリアまで広げることにより接続端子数を増やし、高ピン化に対応しています。

配線板と接続する半田バンプは再配線層に直接形成されるので、フリップチップ実装で必要される、半導体パッケージ基板が不要となり、フリップチップ実装よりさらにパッケージ全体の低背化が可能となりました。

FC（フリップチップ）実装とFOWLP実装とのパッケージ高さイメージ図

FC（フリップチップ）実装とFOWLP実装とのパッケージ高さイメージ図

従来のWLPとFan out WLP の端子位置比較イメージ図

従来のWLPとFan out WLP の端子位置比較イメージ図

FOWLPの課題としては、現在はその薄化特性を生かしたモバイル向けの用途が主となりますが、今後需要が拡大する高集積化要求のあるHPCやAI向けのパッケージとして、マルチチップ化やチップレットへの対応があげられます。

近年は、高集積化のために、インターポーザー基板にFOWLPのチップを搭載するなどの新しい技術も登場してきています。また環境変化の激しい車載向けに搭載するために、放熱性や耐久性を高める必要があります。

FOWLP技術は、既存パッケージング技術やインターポーザー技術と組み合わせることで幅広い用途で使用されることを想定し、現在の半導体パッケージ技術の進化を牽引しています。

*¹ セミアディティブプロセス（SAP）：セミアディティブプロセスとは配線板表面に配線形成するためにフォトレジストを使用する方法です。半導体チップを接続するためのボンディングパッドや配線のパターンを形成するために、UVライトを使用して露光することができます。

*² ワイヤーボンド：ワイヤーボンドとは、半導体チップとリードフレームを電気的に接合するために、ワイヤーを用いて接続する手法です。ワイヤーには金、アルミニウム、銅等が使用されます。

*³ BGA（ボールグリッドアレイ）：BGAは、集積回路に使用される表面実装パッケージの一種です。パッケージ背面に形成した半田ボールでチップと配線板を接続します。

*⁴ WLCSP（Wafer Level Chip Scale Package)：WLCSPとはウェーハ基板上で半導体パッケージを完成させるパッケージ手法です。パッケージ基板に搭載せずにパッケージを完成させるので、パッケージをチップサイズに合わせて最小化することができます。